中
|
EN
常见问题
大类:
小类:
答:3200威尼斯vip推出的Sealion系列CPLD和FPGA支持LVDS X1、X2、X4和7:1四种数据传输比,,,Seal系列FPGA在原有基础上特殊支持LVDS X5数据传输比。。用户可以使用3200威尼斯vip推出的DDR_GENERIC和GDDR_7_1 IP实现LVDS发送和吸收功效,,,详细功效请参考3200威尼斯vip编写的DDR_GENERIC和GDDR_7_1 IP相关文档资料。。
答: (1)DS(数据手册):这是最基础的手艺文档,,,包括器件的电气特征、引脚设置、时序参数等焦点信息。。
(2)UG(用户指南):着重于指导用户怎样使用器件或工具,,,包括操作办法和设置要领。。
(3)DG(开发板使用指南):针对3200威尼斯vip开发板提供的使用指南。。
(4)AN(应用条记): 针对详细应用场景提供解决计划。。
(5)RPT(测试报告):包括器件的测试数据:可靠性评估或兼容性验证效果。。
(6)PS(封装手册):提供详细的产品规格说明。。
答:不需要。。3200威尼斯vip自主开发的 HQFPGA 编译软件是免费提供应用户的,,,包括综合、结构、布线等完整功效,,,无需特殊付费和License破解即可知足开发需求,,,并且为绿色软件,,,无需装置,,,解压后即可使用,,,关于小我私家学习者和小型项目开发很是友好。。
答:典范器件的速率如下,,,更多更新的内容请参考UG00022_DDR控制器_IP用户指南
SA5Z-30:800Mbps
SA5Z-50:1066Mbps
SA5T-100:1600Mbps
SA5T-200:1866Mbps
答:主要的区别在于Sealion 2000系列CPLD提供内置Flash,,,无需外部设置电路,,,支持快速上电启动。。
答:在HqFpga软件GUI界面中,,,点击“设置”,,,选择“位流天生”,,,“DCLK频率”可供选择,,,最高支持到66.84M,,,频率越高加载速率越快。。
答:标准低压差分信号传输标准(LVDS)的共模电压为1.2V,,,差分电压幅度要求为350mV。。3200威尼斯vipFPGA作为输入时要求LVDS输入的差分电压至少为100mV,,,可以包管输入信号正常。。
答: 1:9K/18K/36K 每个�?????橛�9216/18432/36864个存储位(包括奇偶校验位);;;;
2:真双端口RAM;;;;
3:伪双端口RAM;;;;
4:单端口RAM;;;;
5:ROM;
6:内建FIFO控制器;;;;
7:读写时钟自力;;;;
8:多种数据位宽设置;;;;
9:字节使能;;;;
10:初始化文件,,,在RAM和ROM模式下预加载存储器中的数据。。
总部地点:西安市雁塔区科技二路72号零壹广场裙楼DEF101室
联系电话 :? 029-89589302
手艺支持:support@isilicontech.com
市场营销:marketing@isilicontech.com
购置咨询 : sales@isilicontech.com